色八戒一区二区三区,日韩欧美在线看,在线免费观看日韩欧美


嵌入式OS-Linux

Linux應用開發(fā)班
嵌入式Linux系統(tǒng)開發(fā)班

嵌入式Linux驅動開發(fā)班
Linux網絡工程及系統(tǒng)管理
QT應用開發(fā)培訓班
Linux內核剖析高級培訓班
嵌入式Linux實時系統(tǒng)與內核開發(fā)班
RT Linux開發(fā)高級班
嵌入式Linux/MiniGUI高級培訓班
Linux高手直通車-LPI全球認證課程
嵌入式Linux高級編程及網絡核心技術
Linux驅動、系統(tǒng)、應用全能班

嵌入式CPU--ARM

ARM開發(fā)培訓班

CortexM3+uC/OS培訓班

Cortex-M0開發(fā)培訓班

eCos驅動移植培訓

MIPS高級開發(fā)班

BlackFin培訓(基于uClinux平臺)

嵌入式OS--WinCE

WinCE應用開發(fā)培訓班

WinCE系統(tǒng)定制與驅動班

Windows CE項目案例培訓班

單片機培訓

單片機系統(tǒng)開發(fā)初級和中級班

單片機系統(tǒng)開發(fā)高級班

單片機與ZigBee無線網絡實戰(zhàn)

嵌入式硬件設計

高速嵌入式系統(tǒng)硬件設計班

Allegro Cadence PCB設計初級和中級班

Allegro Cadence PCB設計高級班

PCB Layout培訓-線路板設計全能班

Allegro Cadence PCB Layout高級班

Cadence SI 仿真分析工具專題班

信號完整性專題班

Altium Designer Layout高速硬件設計

嵌入式OS--VxWorks

Workbench Linux環(huán)境開發(fā)

風河Multi-core和MILS開發(fā)

PowerPC嵌入式系統(tǒng)/編譯器優(yōu)化

PowerPC(PPC)系統(tǒng)開發(fā)培訓班

飛思卡爾MPC系統(tǒng)開發(fā)培訓班

編譯器原理及優(yōu)化技術專題班


PLC編程/變頻器/數控/人機界面

PLC編程系列培訓課程表
變頻器系列培訓課程表

人機界面、數控系列培訓課程表

開發(fā)語言/數據庫/軟硬件測試

Java/.NET/C#/SQL全能培訓班

Microsoft.NET Framework培訓

Windows內核修煉和內核安全

3G手機軟件測試、硬件測試

芯片設計/大規(guī)模集成電路VLSI

手機電路原理、維修與調試

芯片設計/大規(guī)模集成電路VLSI系列

云計算、物聯網

開源操作系統(tǒng)Tiny OS開發(fā)

小型機系統(tǒng)管理

IBM AIX 6 Basics培訓班

IBM AIX 6 System II培訓班

Solaris 操作系統(tǒng)網絡管理

HP-Unix系統(tǒng)及網絡管理

IBM 大型機操作系統(tǒng)培訓班

SolidEdge ST&ST2 實戰(zhàn)

檢測/傳感器/汽車電子及其他

測量電子電路設計
(濾波器和模擬OP放大器電路)

高低頻電路設計與制作培訓班

鎖相環(huán)(PLL)電路設計與應用培訓班

振蕩電路的設計與應用培訓班

變壓器與電感器設計培訓班

毫米波通信與醫(yī)療技術開發(fā)培訓

培訓報名

培訓報名
培訓課程
工作推薦
嵌入式合作(項目承接)

網頁在線聊天客服

shuhaipeixun

1299983702

雙休日、節(jié)假日及晚上可致電值班電話：021-51875830 值班手機：15921673576/13918613812

值班QQ:shuhaipeixun
值班網頁在線客服,點擊交談：

公益培訓通知與資料下載

新公益培訓活動通知

學習資料下載中心

企業(yè)招聘與人才推薦(免費)

合作企業(yè)新人才需求公告
◆招人、應聘、人才合作，請把需求發(fā)到officeoffice@126.com或訪問曙海旗下網站--- 電子人才網： www.morning-sea.com.cn

合作伙伴與授權機構

站點地圖

html5培訓嵌入式Linux培訓長期課程列表班實踐課程電機控制培訓電源設計培訓模擬IC培訓 labview培訓芯片設計培訓 SOC設計培訓 SOC培訓集成電路培訓版圖設計培訓 SOC設計培訓

現代化的多媒體教室

曙海招聘啟示

新招聘信息（2026年1月26日..課程再次升級....學用相長,注重實踐....以質量求發(fā)展....合作共贏....實用實戰(zhàn).....直播、現場培訓皆可....用心服務..........--即將開課--...............................(歡迎您垂詢，視教育質量為生命！)）

培訓班新動態(tài)

開源軟核處理器OpenRisc的SOPC設計

課程背景
片上可編程系統(tǒng)（System On Programmable Chip，SOPC）已經成為嵌入式系統(tǒng)的發(fā)展方向。本書介紹基于源代碼開放的OpenRisc1200（以下簡稱OR1200）軟核處理器的SOPC設計方法。本書分為兩部分，第一部分介紹OR1200軟核處理器的架構和配置、Wishbone總線的標準及OR1200軟核處理器軟硬件開發(fā)環(huán)境的建立；第二部分以具體實例說明如何使用OR1200軟核處理器完成嵌入式設計，其中包括：調試接口的實現、OR1200控制片內存儲器和I／O、串口、SDRAM、外部總線、以太網、LCD及SRAM；另外還介紹如何在OR1200上運行嵌入式Linux，并針對第二部分給出部分源代碼。
培養(yǎng)對象
具備一年左右的FPGA系統(tǒng)或者硬件系統(tǒng)開發(fā)設計經驗的工程師，或者具有一定基礎的電子類專業(yè)的大學生和研究生，對SOPC或OR1200軟核處理器感興趣的。
入學要求
學員學習本課程應具備下列基礎知識： ◆已經參加過FPGA應用設計初級班的學習，或者了解FPGA的開發(fā)設計流程； ◆具備一定的FPGA設計基礎，熟悉VHDL或者Verilog HDL語言。 ☆注重質量 ☆邊講邊練 ☆合格學員免費推薦工作 ★實驗設備請點擊這兒查看★
班級規(guī)模及環(huán)境--熱線:4008699035 手機:15921673576/13918613812( 微信同號)
堅持小班授課，為保證培訓效果，增加互動環(huán)節(jié)，每期人數限3到5人。
時間地點
上課地點：【上�！浚和瑵髮W(滬西)/新城金郡商務樓(11號線白銀路站) 【深圳分部】：電影大廈(地鐵一號線大劇院站)/深圳大學成教院【北京分部】：北京中山/福鑫大樓【南京分部】：金港大廈(和燕路) 【武漢分部】：佳源大廈（高新二路）【成都分部】：領館區(qū)1號（中和大道）【沈陽分部】：沈陽理工大學/六宅臻品【鄭州分部】：鄭州大學/錦華大廈【石家莊分部】：河北科技大學/瑞景大廈【廣州分部】：廣糧大廈【西安分部】：協同大廈近開課時間(周末班/連續(xù)班/晚班）：OpenRisc班開課：2026年1月26日..課程再次升級....學用相長,注重實踐....以質量求發(fā)展....合作共贏....實用實戰(zhàn).....直播、現場培訓皆可....用心服務..........--即將開課--...............................(歡迎您垂詢，視教育質量為生命！) 本課程每期班限額5名，報滿即停止報名，請?zhí)崆霸诰€或電話預約
學時和費用
☆資深工程師授課
新優(yōu)惠
◆團體報名優(yōu)惠措施：兩人95折優(yōu)惠，三人或三人以上9折優(yōu)惠。注意：在讀學生憑學生證，即使一個人也優(yōu)惠500元。
質量保障
1、培訓過程中，如有部分內容理解不透或消化不好，可免費在以后培訓班中重聽； 2、課程完成后,授課老師留給學員手機和Email,保障培訓效果,免費提供半年的技術支持。 3、培訓合格學員可享受免費推薦就業(yè)機會。
師資團隊
◆【趙老師】 FPGA課程金牌講師，項目經驗非常豐富，15年FPGA/DSP系統(tǒng)硬件開發(fā)工作經驗。熟悉整個EDA設計流程，熟練使用Alter、Xinlinx,ModelSim開發(fā)工具，精通Verilog HDL語言和VHDL語言，精通Nios II EDS/SOPC、、IP核、PCI PLX 9054數據采集卡等開發(fā)。 ◆【陳老師】資深FPGA開發(fā)工程師,FPGA培訓課程金牌講師，有8年的FPGA和DSP系統(tǒng)硬件開發(fā)經驗,近4年來一直從事視頻和圖像處理領域的高速DSP系統(tǒng)硬、軟件和FPGA系統(tǒng)的設計和開發(fā)，具有非常豐富的高速系統(tǒng)設計經驗，精通TI公司的C6000系列高速DSP和Altera公司的全系列FPGA/CPLD。更多師資力量請參見曙海師資團隊，請點擊這兒查看。
課程進度安排
課程大綱

	第1部分 SOPC及常用軟核處理器概述 1.1 從SoC到SOPC 1.3 常用軟核處理器概述 1.2.1 LEON系列 1.2.2 Altera公司的NiosII 1.2.3 OpenCores組織的OpenRisc系列第2部分 OR1200軟核的配置 2.1 OR1200軟核的架構 2.2 OR1200軟核的組成 2.3 OR1200軟核的配置第3部分 Wishbone片上總線 3.1 Wishbone總線概述 3.2 Wishbone總線信號和時序 3.2.1 Wishbone總線信號 3.2.2 Wishbone總線循環(huán) 3.2.3 Wishbone互連接口、結構及工作原理 3.2.4 Wishbone主設備和從設備模型第4部分軟件開發(fā)工具的安裝和使用 4.1 GNU交叉編譯環(huán)境的組成和建立 4.1.1 交叉編譯 4.1.2 binutils 4.1.3 GCC 4.1.4 GDB 4.1.5鏈接描述文件 4.2 make和Makefile的使用 4.2.1 Makefile的基本結構 4.2.2 Makefile的變量 4.2.3 隱含規(guī)則 4.2.4 make的命令行選項 4.3 加深對Makefile的理解 4.3.1 匯編語言 4.3.2 C語言 4.4 ORlk系列CPU的體系結構模擬器orlksim 第5部分片內存儲器和I／O控制器的設計 5.1 FPGA內部的RAM塊資源 5.1.1 RAM塊的使用 5.1.2 CyelonelI的RAM塊 5.1.3 單口RAM塊的描述方法 5.1.4 簡單雙口RAM塊的描述方法 5.1.5 單口ROM塊的描述方法 5.2 I／O控制器的結構和功能 5.2.1 通用I／O控制器 5.2.2 簡I／O控制器 5.3 ORP概念及其定義 5.4 設計與Wishbone兼容的RAM和ROM模塊 5.4.1 RAM模塊 5.4.2 ROM模塊 5.5 簡I／O控制器及綜合結果分析 5.5.1 簡I／O控制器 5.5.2 綜合結果分析 5.6 小系統(tǒng)的建立、編譯和仿真 5.6.1 小系統(tǒng)的建立 5.6.2 編寫程序 5.6.3 仿真第6部分 Debug接口的實現 6.1 JTAG原理和標準 6.1.1 JTAG簡介 6.1.2 基本單元 6.1.3 總體結構 6.1.4 TAP狀態(tài)機 6.1.5 應用 6.2 調試模塊的結構及其與OR1200的連接方法 6.2.1 DBGI簡介 6.2.2 DBGI結構 6.2.3 I／O端口 6.2.4 內部寄存器 6.2.5 鏈結構 6.2.6 未來發(fā)展 6.3 DBGI的集成和板級功能仿真 6.3.1 DBGI的集成 6.3.2 板級功能仿真 6.4 GDB、JTAG、GDBServer、orlksim的工作原理 6.4.1 GDB 6.4.2 GDB和JTAG Server 6.4.3 GDB和GDBServer 6.4.4 GDB和orlksim 6.4.5 JTAG協議 6.5 使用GDB和JTAG Server進行Debug接口的調試 6.6 使用DDD進行可視化調試第7部分 UARTl6550內核的結構和使用 7.1 UART的概念、功能和發(fā)展 7.2 UART的通信模式、數據格式和流控制 7.2.1 通信模式 7.2.2 數據格式 7.2.3 流控制 7.3 工業(yè)標準UART 16550 7.3.1 特性 7.3.2 接口和結構 7.3.3 寄存器 7.4 兼容16550的UART IP Core 7.5 OR1200的異常和外部中斷處理 7.6 集成帶有UART的系統(tǒng) 7.6.1 集成 7.6.2 編程 7.7 仿真帶有UART的系統(tǒng) 7.8 驗證帶有UART的系統(tǒng) 第8部分 SDRAM的時序和控制器 8.1 SRAM與DRAM 8.1.1 SRAM 8.1.2 IS61LV25616 8.1.3 DRAM 8.1.4 SRAM和DRAM比較 8.2 SDRAM的內部結構和控制時序 8.2.1 結構 8.2.2 命令和初始化 8.2.3 模式寄存器 8.2.4 Bank行激活 8.2.5 讀／寫時序 8.2.6 自動刷新 8.3 SDRAM控制器wb_sdram 8.4 集成和仿真存儲系統(tǒng) 8.4.1 存儲器模型 8.4.2 system_sdram.v 8.4.3 ar2000_sdram.v 8.4.4 ar2000_sdram_bench.v 8.4.5 結構 8.4.6 仿真 8.5 驗證存儲系統(tǒng) 第9部分外部異步總線控制器的設計 9.1 異步總線控制器的結構和功能 9.1.1 異步總線的組成 9.1.2 異步總線的讀／寫時序 9.2 編寫異步總線控制器 9.2.1 編寫代碼 9.2.2 I／O端口 9.3 異步總線控制器的仿真 9.4 集成和仿真存儲系統(tǒng) 9.4.1 存儲器模型 9.4.2 system_eabus.v 9.4.3 ar2000_eabus.v 9.4.4 ar2000_eabus_bench.v 9.4.5 結構 9.4.6 編程 9.4.7 仿真第10部分 ORPMon的功能和實現 10.1 C語言函數接口 10.1.1 寄存器使用 10.1.2 堆棧幀 10.1.3 參數傳遞和返回值 10.2 ORPMon的基本功能及其實現方法 10.2.1 ORPMon 10.2.2 ORPMon基本工作原理 10.2.3 特殊功能寄存器操作 10.3 ORPMon的移植 10.3.1 源代碼 10.3.2 鏈接文件 10.4 ORPMon的仿真 10.5 ORPMon的運行 10.6 使用Flash運行ORPMon 第11部分以太網控制器的結構和Linux驅動 11.1 以太網的CSMA／CD原理和MII接口 11.1.1 CSMA／CD 11.1.2 MII接口 11.1.3 CSMA／CD的幀接收和發(fā)送過程 11.2 OpenCores的以太網控制器 11.2.1 以太網控制器簡介 11.2.2 以太網控制器的接口 11.2.3 以太網控制器的寄存器 11.2.4 緩沖描述符 11.3 以太網控制器的內部結構 11.3.1 控制器總體結構 11.3.2 MII管理模塊 11.3.3 接收模塊 11.3.4 發(fā)送模塊 11.3.5 控制模塊 11.3.6 狀態(tài)模塊 11.3.7 寄存器模塊 11.3.8 Wishbone接口模塊 11.4 嵌入式Linux簡介 11.5 對Linux進行配置、修改、編譯、下載和運行 11.6 使用0RPMon啟動Linux 11.6.1 設計可以啟動Linux的ORPMon 11.6.2 固化Linux 11.7 集成以太網控制器 11.7.1 system_eth.v 11.7.2 ar2000_eth.v 11.7.3驗證以太網控制器第12部分 LCD控制器的使用 12.1 OpenCores的VGA／LCD控制器 12.2 VGA／LCD控制器的接口與寄存器 12.2.1 VGA／LCD控制器的接口 12.2.2 VGA／LCD控制器的寄存器 12.3 VGA／LCD控制器的使用方法 12.3.1 視頻時序 12.3.2 像素色彩 12.3.3 帶寬需求 12.4 集成和仿真VGA／LCD控制器 12.5 驗證VGA／LCD控制器第13部分 SBSRAM的時序和控制器設計 13.1 SBSRAM控制器的結構和功能 13.1.1 SBSRAM的概念 13.1.2 SBSRAM控制器的讀／寫操作和時序 13.2 編寫SBSRAM控制器 13.3 SBSRAM控制器的仿真 13.4 集成SSRAM控制器 13.4.1 system_ssram.v 13.4.2 ar2000_ssram.v 13.5 驗證SSRAM控制器

	實驗： 1、or1200 的GNU交叉編譯環(huán)境的組建 2、總線實驗 3、一步一步建立32位CPU or1200 4、Modelsim仿真實驗 4、Modelsim仿真實驗

日韩精品视频在线观看免费,国产成人久久精品77777最新版本,日韩成人免费视频,欧美刺激午夜性久久久久久久